新疆喜乐彩玩法

三强争霸高端FPGA市场

2019-11-11来源: 半导体行业观察关键字:FPGA  Achronix  Xilinx

英特尔在早前宣布,他们已开始将其第一批新的Agilex FPGA交付给抢先体验的客户。这使得最大的两家FPGA供应商之间竞争进入到了“正面交锋”阶段。Xilinx于6月份交付了他们的第一款“ Versal ACAP”FPGA,因此,在经历了一场漫长而有争议的“谁能首先交付?”之战之后。事实证明,这两家竞争公司都可以在大约两个月内,开始交付其可用来与对手对标的FPGA产品线。这意味着,与其他凭借第一时间引入先进节点来提升性能的竞争不同,这两家公司都没有足够的时间去利用一种新的、更先进的技术来赢得设计上的胜利。

 

不过,这次竞争的领域扩大了,新玩家Achronix声称他们将在今年年底之前交付其新型Speedster 7t FPGA的首批样品。对于开发团队而言,这意味着到今年年底,将有三款完全不同的高端FPGA产品可供选择——所有这些产品都采用类似的工艺技术,并且均具有独特的功能。 

 

本篇文章是比较这三家供应商的新高端FPGA系列的多部分系列中的第一部分。我们将研究底层的工艺,FPGA逻辑组织(LUT)本身,用于加速处理和联网的强化资源,存储器架构,芯片/封装/定制架构,I/O资源,设计工具策略,每个产品的独特和新颖的特性和功能,以及营销策略。如果您是可以从大量FLOPS,疯狂的带宽或是从设计过的一些有趣,功能强大的半导体器件中获得乐趣的人,那么,这对你来说将是一次令人兴奋的旅行。

 

注意事项–英特尔和Achronix都参与其中,并提供了本文的信息。Xilinx没有回应我们对信息的请求。

 

这一次,高端FPGA的霸主地位有所改变。过去,高端FPGA最大的市场是在网络方面,市场份额的变化也是如此,这主要取决于谁可以为部署最新一轮的有线和无线网络客户的产品提供最丰富的设计,,谁就可以取得较大的市场份额。然而,5G推出的时机已经改变了这一动态。在当前的FPGA技术浪潮到来之前,5G就已经开始加速扩展。因此,第一轮5G的主干网是建立在上一代可编程逻辑上的。这些器件将融入一个已经很强大的5G生态系统,因此,我们无法确定5G的彻底革命和新一代FPGA的诞生之间是否保持了一致。这些FPGA的设计已经充分理解了5G的机制。但是,不要低估FPGA对5G的重要性,或者5G对FPGA市场的重要性。今天,当你使用手机时,你的通话有99%的可能是通过FPGA进行的。有了5G,FPGA的影响会更大。

 

随着数据中心加速(主要是针对AI工作负载)这一新兴市场的快速扩展,这一现象引起了人们的兴趣。据估计,人工智能加速市场将在未来几年中飞速发展,因而这三家供应商都将以其令人印象深刻的性价比和更高的能效来争夺这些设备的大部分市场份额,并声称他们提供的解决方案可以一直延伸到边缘/端侧。这些供应商中的每一个都非常清楚地意识到占领这些AI加速卡插槽是当务之急,并且他们都围绕这个想法设计了新芯片。 

 

让我们看看所有这些因素吧?

 

从底层工艺技术来看,Xilinx和Achronix FPGA系列在基于TSMC 7nm而设计,而Intel Agilex则采用了性能相近的Intel 10nm工艺。不要被7/10命名差异所迷惑。不要被7/10的命名法差异所混淆。我们很早以前就曾指出,半导体行业的营销团体根据市场上听起来不错的东西来命名节点,而不是从晶体管本身的任何可识别的特征中推导出它们。据我们估计,TSMC的7nm和Intel10nm是大致相当的工艺,使用这两种工艺的厂商基本一致。这意味着英特尔在工艺技术方面长期保持的领先地位似乎已经消失,不过,当我们接近摩尔定律的瓶颈时,硅加工领域的竞争升级是不可避免的。

 

当推进到最新的半导体工艺节点,这三个供应商都获得了适度的推动。然而这种推进已不可能达到摩尔定律的历史标准,因为在过去几个工艺节点的新流程更新所带来的收益增量一直在稳步下降。每个人从FinFET技术问世中都获得了一次临时性的推动,现在,随着摩尔定律即将在经济层面上终结,我们可能会发现边际收益递减趋势将一直延续。

 

在过去,随着晶体管尺寸的减小,每个新工艺节点都让晶体管的密度大量提升,并获得更好的性能和更低的功耗。现在,供应商必须在这三者之间进行权衡,并且即使在他们偏爱的指标上,通常也只能得到较小的回报。同时,转移到新工艺节点的non-recurring费用继续呈指数级增长。这意味着FPGA公司所承担的风险急剧上升,这是因为为了保持竞争力,他们需要不断投资才能获取不断减少的收益。这也意味着我们正在进入一个新时代,FPGA本身的架构和功能、FPGA工具以及这三家公司的营销策略将成为影响收益的关键因素,而不是谁将率先使用新的制程工艺。

 

考虑到工艺技术实际上是一种洗礼,让我们看一下每个供应商产品的功能和特性。从最基本的FPGA功能– LUT结构开始。我们经常感叹每个公司对LUT的计算都不一样,而且这个游戏每一代都变得更加复杂。Xilinx和Achronix当前使用的是6输入LUT,而Intel的ALM本质上是8输入LUT。厂商或多或少地同意我们可以使用2。2 LUT4s per LUT6,,和2。99 LUT4s per LUT8将不同的LUT转换为等价的4输入LUT。

 

根据这方法一计算,Achronix Speedster 7T系列包括从363K到2。6M LUT6(相当于800K到5。76M的等效LUT4)领先业界,Intel Agilex系列包括132K到912K 的ALM(相当于395K到2。7M的等效LUT4),Xilinx的Versal系列产品包含了约246K到984K CLB(可换算成541K到2。2M的等效LUT4)。每个供应商都声称自己的体系结构优越,着重强调了可以提高某些特定应用或配置中的逻辑密度,性能或可布线性的设计功能。目前,我们尚不清楚任何供应商的LUT是否明显优于其他任何供应商的LUT。

 

新疆喜乐彩玩法但是,FPGA可用资源不仅取决于LUT的数量。还必须考虑以下挑战:被有效使用LUT的百分比(我们将在稍后讨论设计工具时进行讨论),以及集成到逻辑模块中的强化功能的数量,这些功能允许以最小的方式实现设计功能LUT结构的参与。根据您的设计,您可能会发现更多内容被塞入一个或多个FPGA中,而这些内容和LUT数量无关。

 

FPGA“擅长”人工智能推理的主要原因是其可以并行完成大量的算术运算(主要是各种精度的乘法累加),这要归功于编织在可编程逻辑结构中的存在大量"DSP块阵列"。这使得FPGA能够比传统的冯·诺依曼结构的处理器更有效地执行例如卷积等矩阵运算。

 

分析对AI推理至关重要的硬件乘法器,Achronix的可变精度乘法器可实现41K int-8乘法或82K int-4乘法。英特尔Agilex具有2K-17K 18×19乘法器,Xilinx Versal有500-3K“DSP引擎”,大概是“ DSP58 slice”,包括27×24乘法器和新的硬件浮点功能。这种比较肯定是“从苹果到橙子到芒果”,至于哪种水果更适合您的应用,它必须是“由设计者决定的”。 

 

现在,这三个供应商都增强了对浮点乘法的支持。Achronix为他们的DSP块提供了一个全新的架构,他们称之为"机器学习处理器"(MLP)。每个MLP包含多达32个乘法器/累加器(MAC)、4-24位整数模式和各种浮点模式,可支持包括TensorFlow 的Bfloat16格式和块浮点格式。最重要的是,Achronix MLP将嵌入式存储器模块与计算单元紧密耦合,从而使MAC操作能够以750 MHz的频率运行,而等待通过FPGA组织访问存储器获取数据。 

 

英特尔还使用具有硬件浮点的可变精度DSP模块(基本上就像它们已经提供了多年的功能一样)。英特尔的浮点支持也许是三者中最广泛和最成熟的。借助Agilex,他们推出了两种新的浮点模式,即半精度浮点(FP16)和块浮点(Bfloat16),并且进行了架构调整,以使其DSP运算更加高效。 

 

新疆喜乐彩玩法Xilinx已将其以前的DSP48 Slice升级到DSP58 ——大概是因为它们现在包括了硬件浮点,并且其乘法器也升级到了27×24。因此,在这一代产品中,另外两家供应商也加入了英特尔的行列,提供支持浮点运算的硬件乘法器。对于Xilinx而言,这是一个逆转。赛灵思此前声称,FPGA中实现浮点硬件乘法器不是一个好主意,因为浮点运算主要用于训练,而FPGA则主要针对推理应用。 

 

就可用的浮点格式而言,Versal(最多2。1K乘法器)和Agilex(最多8。7K乘法器)都支持FP32格式。这三个系列均支持半精度(FP16)——Versal最多可支持2。1K乘法器,Agilex最多可支持17。1K乘法器,Speedster最多可支持5。1K乘法器。Agilex(最多17。1K乘法器)和Speedster(最多5。1K个)支持Bfloat16。对于FP24格式浮点乘法,Versal和Agilex可能会使用FP32单元,而Speedster则具有高达2。6K的乘法器。Achronix Speedster还支持多达81。9K的块浮点乘法器。

 

新疆喜乐彩玩法Xilinx还带来了一种新的软件可编程矢量处理器——高达400个1GHz+VLIW-SIMD矢量处理核心阵列,具有增强计算和紧密耦合的内存。这为并行化复杂的向量运算并利用FPGA丰富的计算资源提供了更为简单的编程模型。总体而言,是在Xilinx的“kitchen sink”竞争策略上选中了“GPU /推理引擎”。稍后我们将详细讨论这一点。

 

英特尔对Achronix MLP和Xilinx

[1] [2]
关键字:FPGA  Achronix  Xilinx 编辑:muyan 引用地址:http://news.zjgsmm.com/FPGA/ic479583.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:新疆喜乐彩玩法英特尔发布全球最大容量的全新Stratix® 10 GX 10M FPGA
下一篇:面对下一代ASIC验证 英特尔发布全球最大容量FPGA产品

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Lattice Radiant 2.0设计软件加速FPGA设计,可进行更精细的控制
莱迪思半导体公司低功耗可编程器件的领先供应商,今日宣布推出广受欢迎的最新版本FPGA软件设计工具Lattice Radiant™2.0。除了增加了对新的CrossLink-NX™ FPGA系列之类的更高密度器件的支持之外,更新的设计工具还提供了新的功能,加速和简化了基于莱迪思FPGA的设计开发。 当系统开发人员评估选择硬件平台时,实际的硬件只占他们选择标准的一小部分。他们还会评估用于配置硬件的设计软件的易用性和支持的功能,因为这些功能可能会对整体系统开发时间和成本产生重大影响。 莱迪思软件产品线高级经理Roger Do表示:“Lattice Radiant 2.0设计软件为开发人员提供了更符合设计习惯的用户体验
发表于 2019-12-11
28 nm FD-SOI工艺,莱迪思全新低功耗FPGA技术平台问市
莱迪思Nexus技术平台采用三星代工厂28 nm FD-SOI工艺,提供解决方案、架构和电路层面的创新,实现低功耗网络边缘应用 莱迪思半导体公司,低功耗可编程器件的领先供应商,今日宣布推出全新低功耗FPGA技术平台——Lattice Nexus™。该技术平台旨在为各类应用的开发人员带来低功耗、高性能的开发优势,如物联网的AI应用、视频、硬件安全、嵌入式视觉、5G基础设施和工业/汽车自动化等。无论是在解决方案、架构还是电路设计层面,莱迪思Nexus均展现出卓越的创新,能够大幅降低功耗且提供更高的系统性能。 莱迪思半导体研发副总裁Steve Douglass表示:“莱迪思Nexus技术平台增强了FPGA的并行处理
发表于 2019-12-11
基于ARM和FPGA的电力光纤信号分析仪的设计
随着电力网络的扩大复杂化和区域互联趋势的到来,电力系统的行为也将越来越复杂。一些原有的假设条件和简化模型的适用性都将接受进一步的挑战与检验。在此情况下丰富详尽的现场实测数据,尤其是故障或非正常状态下的数据。无疑将具有越来越重要的价值。它们不仅是分析故障原因检验继电保护动作行为的依据,也为电力工作者研究了解复杂系统的真实行为,发现其规律提供宝贵的资料,这种电力信号实时分析仪可以实时监测各种有用信息,电力系统也对其提出了更高的要求,而计算机技术的不断突飞猛进,也为这种光纤信号分析仪的采样速率、分析、处理、显示能力提供保证,为提高监控可靠性、准确性、灵活性、实时性以及信息资源共享提供了充分的条件。目前,IEC61850标准的制定及其内容已
发表于 2019-12-06
基于ARM和FPGA的电力光纤信号分析仪的设计
AVR+FPGA实现六路闭环电流控制程序
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity XTKZQ isport(    rst,clk        :    in        std_logic;    --时钟和复位信号,复位信号由AVR初始化手动给出    --avr 读写相关信号线    ale,rd,wr 
发表于 2019-12-05
利用单片机和FPGA器件实现等效和实时采样方式的数字示波器
。3.2 采样与保持电路基于采样频带要达到10 MHz,系统采用模拟开关THS3166,其特点是低导通电阻、电容,低漏电流,低捕获时间和通断孔径时间,但只工作在正电压范围,故需前级加法器。开关前再加一级射极跟随器,采用带动容性负载强宽带运放THS3001做前后级的隔离。3.3 整形及测频电路高频段整形采用高速比较器MAX913,低频段采用低速比较器LM311。为提高输入MAX913信号的信噪比,在其前级加一级无限增益放大,采用高频率运算放大器LM7171,放大倍数50,这样减小MAX913输出脉冲边沿抖动。同时,为避免高频整形方波的谐波发射,比较器输出均经74LS393分频后送入FPGA进行等精度测频,脉冲边沿更陡峭,便于测量。3.4
发表于 2019-12-03
利用单片机和FPGA器件实现等效和实时采样方式的数字示波器
利用FPGA芯片进行逻辑芯片功能测试系统的设计与验证
在最原始的测试过程中,对集成电路(Integrated Circuit,IC)的测试是依靠有经验的测试人员使用信号发生器、万用表和示波器等仪器来进行测试的。这种测试方法测试效率低,无法实现大规模大批量的测试。随着集成电路的集成度和引脚数的不断增加,工业生产上必须要使用新的适合大规模电路测试的测试方法。在这种情况下,集成电路的自动测试仪开始不断发展。现在国内的同类型产品中,一部分采用了单片机实现,这部分仪器分析速度慢,难以用于大规模的测试系统之中,并且在管脚的扩展性上受到严重的限制。另一部分使用了DSP芯片,虽然功能上较为完善,但造价不菲,实用性能有限。本文的设计是基于FPGA实现逻辑芯片的功能故障测试。由于FPGA芯片价格的不断
发表于 2019-12-03
利用FPGA芯片进行逻辑芯片功能测试系统的设计与验证
小广播
夏宇闻老师专栏

你问我答FPGA设计

北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 zjgsmm.com, Inc. All rights reserved
辽宁快乐12开奖结果 香港开奖结果2019开奖记录 新疆喜乐彩走势图 澳彩网彩票注册 人人红彩票平台 新疆喜乐彩走势图 尊十彩票注册 吉林快3开奖 内蒙古快3计划 北京赛车怎么玩